Desempenho da EMC<\/td> Requer blindagem adicional<\/td> Camadas de blindagem incorporadas<\/td> Em conformidade com a Classe B<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<\/span>Aplica\u00e7\u00f5es t\u00edpicas<\/span><\/h3>\n\n\n\n\nCircuitos digitais de alta velocidade<\/strong><\/li>\n<\/ul>\n\n\n\n\nCaracter\u00edsticas: Frequ\u00eancias de rel\u00f3gio acima de 100 MHz<\/li>\n\n\n\n Implementa\u00e7\u00e3o:Caminhos de retorno completos atrav\u00e9s de planos de aterramento internos<\/li>\n\n\n\n Exemplo:Placas de processador ARM (HDI de 6 camadas com vias cegas\/enterradas)<\/li>\n<\/ul>\n\n\n\n\nSistemas mistos anal\u00f3gicos<\/strong><\/li>\n<\/ul>\n\n\n\n\nSolu\u00e7\u00e3o: Fontes de alimenta\u00e7\u00e3o digital\/anal\u00f3gica separadas<\/li>\n\n\n\n Layout:Sinais anal\u00f3gicos na camada superior + sinais digitais nas camadas internas<\/li>\n\n\n\n Desempenho:Diafonia < -60dB @1GHz<\/li>\n<\/ul>\n\n\n\n\nProjeto de eletr\u00f4nica de pot\u00eancia<\/strong><\/li>\n<\/ul>\n\n\n\n\nConfigura\u00e7\u00e3o: plano de pot\u00eancia de cobre de 2 oz de espessura<\/li>\n\n\n\n Capability: Current density up to 10A\/mm\u00b2<\/li>\n\n\n\n Gerenciamento t\u00e9rmico: Matrizes de vias para dissipa\u00e7\u00e3o de calor<\/li>\n<\/ul>\n\n\n\n<\/span>Pontos-chave de fabrica\u00e7\u00e3o<\/span><\/h3>\n\n\n\n\nControle de lamina\u00e7\u00e3o<\/strong><\/li>\n<\/ul>\n\n\n\n\nDielectric thickness: 0.2mm \u00b15%<\/li>\n\n\n\n Op\u00e7\u00f5es de peso do cobre: 1oz \/ 2oz<\/li>\n\n\n\n Alignment accuracy: \u226450\u03bcm<\/li>\n<\/ul>\n\n\n\n\nVia Design<\/strong><\/li>\n<\/ul>\n\n\n\n\nFuro passante: 0,3 mm\/0,6 mm (di\u00e2metro do furo\/almofada)<\/li>\n\n\n\n Vias cegas: L1-L2 ou L3-L4<\/li>\n\n\n\n Vias enterradas:L2-L3 (requer perfura\u00e7\u00e3o a laser)<\/li>\n<\/ul>\n\n\n\n\nControle de imped\u00e2ncia<\/strong><\/li>\n<\/ul>\n\n\n\n\nMicrostrip: 50\u03a9 \u00b110% (outer layers)<\/li>\n\n\n\n Stripline: 100\u03a9 differential (inner layers)<\/li>\n\n\n\n Verifica\u00e7\u00e3o:Teste de TDR (Reflectometria no Dom\u00ednio do Tempo)<\/li>\n<\/ul>\n\n\n\n<\/span>Diretrizes de sele\u00e7\u00e3o<\/span><\/h3>\n\n\n\n\nCasos de uso recomendados<\/strong><\/li>\n<\/ul>\n\n\n\n\nOperating frequency \u226550MHz<\/li>\n\n\n\n Component count \u2265100<\/li>\n\n\n\n BGA packages (pitch \u22640.8mm)<\/li>\n\n\n\n Requer mais de 4 dom\u00ednios de energia<\/li>\n<\/ul>\n\n\n\n\nOtimiza\u00e7\u00e3o de custos<\/strong><\/li>\n<\/ul>\n\n\n\n\nStandard FR4 material (TG\u2265130\u2103)<\/li>\n\n\n\n Tra\u00e7o\/espa\u00e7o m\u00ednimo: 4mil\/4mil<\/li>\n\n\n\n Evitar vias cegas\/enterradas<\/li>\n<\/ul>\n\n\n\nObserva\u00e7\u00e3o<\/strong>: As modernas PCBs de 4 camadas suportam 3mil de tra\u00e7o\/espa\u00e7o com microvias de 0,25 mm, alcan\u00e7ando uma densidade de roteamento compar\u00e1vel \u00e0 das placas de 6 camadas. De acordo com os padr\u00f5es IPC-2221B, as PCBs de 4 camadas podem atingir uma vida \u00fatil de 10 anos (aplica\u00e7\u00f5es de n\u00edvel industrial).<\/p>\n\n\n\n
<\/span>Processo de fabrica\u00e7\u00e3o abrangente de placas PCB de 4 camadas<\/span><\/h2>\n\n\n\n<\/span>Fase de engenharia de projeto<\/span><\/h3>\n\n\n\n\nVerifica\u00e7\u00e3o de projeto EDA<\/strong><\/li>\n<\/ol>\n\n\n\n\nFerramentas profissionais: Cadence Allegro\/Mentor Xpedition<\/li>\n\n\n\n An\u00e1lise da integridade do sinal (HyperLynx)<\/li>\n\n\n\n Sa\u00edda: Arquivos de produ\u00e7\u00e3o no formato Gerber 274X<\/li>\n\n\n\n Principais par\u00e2metros:<\/span>Prepara\u00e7\u00e3o de materiais & Processamento<\/span><\/h3>\n\n\n\n\nSele\u00e7\u00e3o de laminados revestidos de cobre<\/strong><\/li>\n<\/ul>\n\n\n\n\nPadr\u00e3o FR-4 (TG150)<\/li>\n\n\n\n Op\u00e7\u00f5es de espessura do cobre: 1\/2oz ajust\u00e1vel<\/li>\n\n\n\n Dimensional tolerance: \u00b10.1mm<\/li>\n<\/ul>\n\n\n\n\nPerfura\u00e7\u00e3o de precis\u00e3o<\/strong><\/li>\n<\/ul>\n\n\n\n\nEquipamentos:M\u00e1quina de perfura\u00e7\u00e3o CNC de 6 eixos<\/li>\n\n\n\n Precis\u00e3o: Par\u00e2metros t\u00edpicos:Processo de lamina\u00e7\u00e3o multicamada<\/h3>\n\n\n\n\nEmpilhamento de camadas<\/strong><\/li>\n<\/ol>\n\n\n\nCamada<\/th> Designa\u00e7\u00e3o<\/th> Espessura (mm)<\/th> Peso do cobre<\/th> Fun\u00e7\u00e3o principal<\/th><\/tr><\/thead> Topo<\/td> Camada de sinal (L1)<\/td> 0.035 \u00b10.005<\/td> 1 oz<\/td> Posicionamento e grampo de componentes; roteamento<\/td><\/tr> Interno<\/td> Plano de pot\u00eancia (L2)<\/td> 0.50 \u00b10.05<\/td> 2 oz<\/td> Distribui\u00e7\u00e3o de energia e grampo; desacoplamento<\/td><\/tr> Interno<\/td> Plano de solo (L3)<\/td> 0.50 \u00b10.05<\/td> 2 oz<\/td> Caminho de retorno do sinal e umidade; blindagem EMI<\/td><\/tr> Parte inferior<\/td> Camada de sinal (L4)<\/td> 0.035 \u00b10.005<\/td> 1 oz<\/td> Roteamento secund\u00e1rio e grampo; solda<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n2. Par\u00e2metros de lamina\u00e7\u00e3o<\/strong><\/p>\n\n\n\n\nTemperature: 180\u00b15\u2103<\/li>\n\n\n\n Pressure: 300\u00b150psi<\/li>\n\n\n\n Duration: 90\u00b110 minutes<\/li>\n\n\n\n Vacuum level: \u226410mbar<\/li>\n<\/ul>\n\n\n\n<\/span>Tecnologia de transfer\u00eancia de padr\u00f5es<\/span><\/h3>\n\n\n\n\nExposi\u00e7\u00e3o \u00e0 LDI<\/strong><\/li>\n<\/ol>\n\n\n\n\nResolution: 20\u03bcm<\/li>\n\n\n\n Alignment accuracy: \u00b115\u03bcm<\/li>\n\n\n\n Capacidade: 50 pain\u00e9is\/hora<\/li>\n<\/ul>\n\n\n\n\nGrava\u00e7\u00e3o de circuitos<\/strong><\/li>\n<\/ol>\n\n\n\n\nEtch factor: \u22653:1<\/li>\n\n\n\n Undercut control: \u226410%<\/li>\n\n\n\n Copper thickness uniformity: \u00b15%<\/li>\n<\/ul>\n\n\n\n<\/span>Chapeamento e grampo; acabamentos de superf\u00edcie<\/span><\/h3>\n\n\n\n\nMetaliza\u00e7\u00e3o de furos<\/strong><\/li>\n<\/ol>\n\n\n\n\nElectroless copper: 0.5-1\u03bcm<\/li>\n\n\n\n Electroplated copper: 25\u00b15\u03bcm<\/li>\n\n\n\n Hole wall pull strength: \u22651.0N\/mm<\/li>\n<\/ul>\n\n\n\n 2. Op\u00e7\u00f5es de acabamento de superf\u00edcie<\/strong><\/p>\n\n\n\nAcabamento da superf\u00edcie<\/th> Especifica\u00e7\u00e3o t\u00e9cnica<\/th> Faixa de espessura<\/th> Principais caracter\u00edsticas<\/th> Aplicativos recomendados<\/th> Prazo de validade<\/th> Padr\u00e3o IPC<\/th><\/tr><\/thead> ENIG (ouro de imers\u00e3o em n\u00edquel sem eletr\u00f3lito)<\/td> Ni: 3-5\u03bcm Ni: 120-200\u03bcin - Excelente planicidade - Pacotes BGA 12 meses<\/td> IPC-4552<\/td><\/tr> OSP (conservante org\u00e2nico de soldabilidade)<\/td> 0.2-0.5\u03bcm<\/td> 8-20\u03bcin<\/td> - Custo-benef\u00edcio - Eletr\u00f4nicos de consumoMontagem SMT<\/a> 6 meses<\/td> IPC-4555<\/td><\/tr> Lata de imers\u00e3o<\/td> 0.8-1.2\u03bcm<\/td> 30-50\u03bcin<\/td> - Excelente soldabilidade - Eletr\u00f4nica automotiva 9 meses<\/td> IPC-4554<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n<\/span>Sistema de verifica\u00e7\u00e3o de qualidade<\/span><\/h3>\n\n\n\n\nTestes el\u00e9tricos<\/strong><\/li>\n<\/ol>\n\n\n\n\nTeste de sonda voadora: Teste de imped\u00e2ncia:\nInspe\u00e7\u00e3o visual<\/strong><\/li>\n<\/ol>\n\n\n\n\nAOI: An\u00e1lise de microsec\u00e7\u00e3o:<\/span>Controles especiais de processo<\/span><\/h3>\n\n\n\n\nControle de imped\u00e2ncia<\/strong><\/li>\n<\/ul>\n\n\n\n\nMicrostrip: 50\u03a9\u00b15%<\/li>\n\n\n\n Stripline: 100\u03a9\u00b17%<\/li>\n\n\n\n Differential pairs: \u00b18%<\/li>\n<\/ul>\n\n\n\n\nGerenciamento t\u00e9rmico<\/strong><\/li>\n<\/ul>\n\n\n\n\nVias t\u00e9rmicas: 0,3 mm de di\u00e2metro<\/li>\n\n\n\n Distribution density: 25\/cm\u00b2<\/li>\n\n\n\n Op\u00e7\u00e3o de espessura do cobre: 2 on\u00e7as<\/li>\n<\/ul>\n\n\n\nObserva\u00e7\u00e3o: <\/strong>Esse processo est\u00e1 em conformidade com os padr\u00f5es IPC-6012 Classe 3, adequado para aplica\u00e7\u00f5es de alta confiabilidade, como eletr\u00f4nicos automotivos e controles industriais. A moderna fabrica\u00e7\u00e3o de PCBs de 4 camadas pode atingir 3mil de tra\u00e7o\/espa\u00e7o com a tecnologia de perfura\u00e7\u00e3o a laser, proporcionando densidade de roteamento semelhante \u00e0 HDI.<\/p>\n\n\n\n
<\/span>Projeto e an\u00e1lise das vantagens da estrutura de empilhamento de PCB de 4 camadas<\/span><\/h2>\n\n\n\n<\/span>Estrutura b\u00e1sica e configura\u00e7\u00e3o de camadas<\/strong>